ECTC 2026 日本DNP公司：玻璃基板高密度聚合物光波导共封装光学CPO集成技术研究

随着人工智能与物联网技术的规模化落地，数据中心内部流量呈爆发式增长，高速信号传输技术的迭代已成为产业核心诉求。当前数据中心主流采用可插拔光模块方案，电光转换器件布置于有机基板端部，长距离电互连带来的高频信号传输损耗，已成为制约系统带宽提升的关键瓶颈。共封装光学（CPO）将电光转换单元贴近集成电路部署，大幅缩短电互连路径，是实现下一代高速大容量传输的核心技术路线。在基板材料选型中，玻璃基板凭借极高的平整度、支撑大规模集成的高刚性，以及优异的电学特性，被视为光电集成器件的理想承载平台。

本文基于日本Dai Nippon Printing Co., Ltd.，日本千叶）研究团队发表于ECTC 2026的研究成果，系统阐述基于压印光刻工艺的玻璃基高密度聚合物光波导技术。

一、高密度波导的设计目标与制备工艺

面向数据中心应用场景，玻璃基聚合物波导基板的核心架构为：在大尺寸玻璃基板上集成多颗GPU，通过光子集成电路（PIC）与聚合物光波导构成的光互连体系，承载GPU间高带宽通信与封装间互连需求。

针对通用芯粒互连高速总线（UCIe）规范，先进封装的岸线带宽目标高达1317 GB/s/mm。若采用单通道200 Gbps的光信号传输，收发通道合计每毫米需布置约100个通道，对应波导间距需达到约10μm量级，才能满足带宽密度要求。

研究采用压印光刻工艺实现该高密度波导制备，最终成功加工出间距10μm、芯层宽度3μm（线宽/间距=3μm/7μm）的光波导结构。截面SEM表征显示，相邻波导之间存在一层薄残留层，这是压印工艺中模具与基板间树脂填充过程的固有特性，无法完全消除，是压印光刻工艺普遍存在的共性问题。

从封装布线需求来看，封装边缘需实现与PIC正交方向的光信号输入输出，要求波导在基板有限面积内实现小半径转弯布线。聚合物光波导的弯曲损耗与芯层-包层的相对折射率差强相关，因此必须设计足够高的折射率差，才能在小弯曲半径下保持可接受的传输损耗，提升封装内光互连的布线灵活性。

二、高密度波导的串扰特性与抑制机理

波导串扰是高密度集成的核心性能约束，研究通过光束传播法（BPM）仿真与实验测试相结合的方式，系统分析相对折射率差与残留层对串扰的影响规律，并提出对应的工艺优化方案。

◆ 仿真分析：折射率差与残留层的影响规律

研究将串扰定义为输入激励波导与相邻波导的输出光强损耗差值，以−30 dB作为串扰合格阈值。仿真结果显示，相对折射率差直接决定了最小可实现波导间距：相对折射率差Δ=0.5%时，最小允许间距为50μm；Δ=1.0%与Δ=2.0%时，最小允许间距为20μm；Δ=3.0%时，最小允许间距可降至10μm。整体规律清晰：相对折射率差越大，可实现的波导间距越窄，高密度集成能力越强。

针对压印工艺带来的残留层，研究针对Δ=2.0%与Δ=3.0%两种结构，仿真了0μm与1.0μm残留层厚度下的串扰表现。结果显示，残留层的存在会使串扰出现一定程度升高，其机理为光能量通过残留层发生泄漏，增强了相邻波导之间的模式耦合，最终导致串扰上升。

◆ 实验验证：不同折射率差的串扰表现

为验证高折射率差对串扰的抑制效果，研究通过调整波导树脂组分，制备了相对折射率差分别为0.4%、1.3%、2.3%的实验样品，波导间距覆盖5μm、10μm、20μm、30μm、50μm、80μm、125μm全量程。

串扰测试采用1310 nm波长光源，输入侧通过单模光纤耦合对准待测波导，输出侧通过单模光纤连接功率计，分别测试目标波导与相邻波导的传输损耗。样品的细间距传输段长度为18 mm，与仿真条件保持一致。

测试结果与仿真趋势高度吻合：相对折射率差越大，相同间距下的串扰水平越低。以−30 dB为阈值，Δ=0.4%时达标间距为30μm，Δ=1.3%时达标间距为20μm，Δ=2.3%时可在10μm目标间距下实现−32.3 dB的串扰水平，完全满足设计要求。

测试同时发现，在宽间距条件下，串扰数值饱和于−40~−50 dB区间，整体高于仿真结果。经排查验证，测试设备本身的背景噪声仅约−110 dB，并非限制因素；该饱和现象来源于测试环境中的杂散光，包括波导内部缺陷、侧壁粗糙、样品端面与空气散射等仿真未覆盖的因素，杂散光水平约为−50 dB，构成了串扰的测量下限。

◆ 残留层优化方案

若后续应用中细间距波导的传输长度进一步增加，串扰水平存在上升风险。提升相对折射率差是抑制串扰的核心手段，但受材料体系限制，折射率差的提升存在物理上限，因此降低压印工艺的残留层厚度成为另一关键优化方向。

传统优化路径可采用等离子刻蚀或反应离子刻蚀后处理，在保留波导整体形貌的前提下，选择性去除或减薄残留层，但该类工艺可能提升波导表面粗糙度，进而增加传输损耗，需要对整体工艺流程进行协同优化。

研究同时提出一种新型制备工艺方案：先在涂覆包层材料的玻璃基板上，通过压印光刻加工出波导沟槽结构；随后在包层表面涂覆芯层材料，通过刮胶工艺去除沟槽外的多余芯料。该工艺可大幅降低波导残留层厚度，从而在不改变材料体系的前提下实现更优的串扰抑制效果。

三、波导材料的长期可靠性评估

长期可靠性是聚合物波导落地CPO应用的核心指标。与玻璃、硅基光波导相比，聚合物波导在高温高湿环境下的折射率变化幅度更大，可能引发模式失配与散射增强，最终导致传输损耗上升。

研究参考JEDEC标准设定可靠性测试条件，开展两项加速老化测试：150℃高温存储（HTS）测试、85℃/85%相对湿度温湿度存储（THS）测试，测试时长均为500小时。测试样品为沉积在硅衬底上、厚度小于1μm的聚合物波导薄膜，采用光谱椭偏仪测量可靠性测试前后的折射率变化。

测试结果显示，初始状态下包层折射率为1.4984，芯层折射率为1.5450，对应相对折射率差为3.02%。经过500小时高温存储测试后，相对折射率差降至2.87%，下降幅度为0.15%。

研究从两个维度评估了该折射率变化对实际应用的影响：

其一，单模传输稳定性。将矩形波导等效为阶跃型圆形波导，通过归一化频率（V参数）判断单模传输条件，当V参数小于2.405时，波导工作于单模状态。由公式可知，芯包层折射率差下降会放宽单模传输的最大芯径约束，因此本次观测到的折射率变化不会改变波导的单模传输特性。

其二，弯曲损耗影响。针对实际应用中典型的1mm弯曲半径开展仿真，结果显示仅当相对折射率差降至1.4%以下时，弯曲损耗才会超过0.1 dB。本次高温存储后折射率差仅下降0.15%，剩余2.87%的折射率差远高于阈值，因此不会对实际布线的弯曲损耗产生不利影响。

综合单模特性与弯曲损耗两个维度，该聚合物波导材料在500小时可靠性测试后仍具备充足的性能余量，满足长期工作的可靠性要求。

◆ 结论

本研究采用压印光刻工艺在玻璃基板上成功制备了高密度聚合物光波导，通过仿真与实验双重验证了芯包层相对折射率差对串扰的抑制作用，在Δ=2.3%的条件下实现了10μm间距下−32.3 dB的低串扰性能，匹配CPO高密度互连的带宽密度需求。可靠性评估显示，500小时高温存储后波导材料的相对折射率差仅下降0.15%，对单模传输特性与弯曲损耗均无显著影响，材料可靠性充足。研究结果证实，采用高相对折射率差的聚合物材料体系，可构建兼具低串扰与高可靠性的CPO高密度光波导布线方案。